Моделирование RTL с использованием ASIC SystemVerilog и разработка FPGA на основе SystemVerilog